표면처리 기술 활용한 반도체 소비전력 저감기술 개발

표면처리 기술 활용한 반도체 소비전력 저감기술 개발

  • 뿌리산업
  • 승인 2019.01.30 06:30
  • 댓글 0
기자명 엄재성 기자 jseom@snmnews.com
이 기사를 공유합니다

단국대 석사과정 김도연 씨, ‘Advanced Functional Materials’에 논문 게재

단국대 석사과정 김도연 씨. (사진=단국대)
단국대 석사과정 김도연 씨. (사진=단국대)

국내 연구자가 반도체 나노 소재의 표면처리를 통해 전력소비를 감축할 수 있는 기술을 개발해 화제가 되고 있다.

단국대학교 석사과정에 재학 중인 김도연 씨(에너지공학과 에너지소재 전공)가 최근 재료과학분야의 국제저명학술지 'Advanced Functional Materials'(IF: 13.325) 2019년 1월 온라인 판에 1저자로 논문을 게재했다.

반도체 나노 소재의 특징을 향상시키기 위한 연구를 진행하며 우수한 학술 역량을 펼쳐온 김 씨는 나노 테크놀로지를 활용한 표면처리 연구로 특허를 4건 출원한 상태며, 지난 11월에는 사단법인 한국분말야금학회에서 수여하는 창성인재상을 수상하기도 했다.

김 씨가 'Advanced Functional Materials'에 게재한 논문 주제는 ‘Improved interface and electrical properties by inserting an ultrathin SiO₂ buffer layers in the Al₂O₃/Si heterojunction(고밀도 얇은 이산화규소막을 이용한 산화알루미늄/규소 계면의 전기적 특성 향상)’ 이다. 기존 반도체 구조에서 야기되는 누설전력을 감소시켜 전자제품의 구동 전압을 낮출 수 있는 기술 개발에 관한 내용이다.

기존에 주로 제작, 사용하는 반도체 구조는 제조공정이 단순하고 고정 단가가 저렴해 보편적으로 이용되고 있다. 그러나 최근에 전자제품의 크기가 줄어들면서 기존 반도체 구조는 누설 전류의 증가를 야기해 소비전력을 증가시킨다는 문제점이 대두되고 있다.

김 씨는 기존 반도체의 실리콘 기판 사이에 질산화화법을 사용해 매우 얇은 이산화규소막을 적용하면 누설 전류를 감소시키고 구동 전압을 낮출 수 있다는 것을 밝혔다.

이 연구는 반도체가 사용되는 전자기기 전 분야에서 활용될 수 있는 연구로, 기기의 배터리 소모량과 소비전력을 줄일 수 있다.

김도연 씨는 “반도체 부문 연구를 지속해나가기 위해 구체적인 진로를 계획하고 있다”며 “대학에서 수학하고 지도받은 것을 토대로 반도체 특성 향상 연구에 매진해 관련 산업의 발전에 힘쓰는 연구자가 될 것”이라고 전했다.

 

저작권자 © 철강금속신문 무단전재 및 재배포 금지
댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글 0
댓글쓰기
계정을 선택하시면 로그인·계정인증을 통해
댓글을 남기실 수 있습니다.